Fehleranalyse
Von der Platine bis zum IC
Hohe Zuverlässigkeit, Schutz vor Fälschungen und regulatorische Vorgaben machen die Analyse elektronischer Bauteile immer wichtiger. Das Fraunhofer EMFT unterstützt kleine und mittlere Unternehmen ohne eigenes Labor mit Schadens- und Fehleranalyse, Qualitätssicherung sowie Zuverlässigkeits- und Authentizitätsprüfungen.
Die fortschreitende Miniaturisierung in der Mikroelektronik und Halbleitertechnologie erhöht die Anforderungen an die Zuverlässigkeit und Authentizität elektronischer Komponenten und Systeme auf Platinen- und Komponentenebene. Ausfälle, Fehlfunktionen und gefälschte Bauteile stellen angesichts der komplexen Fehlermechanismen von hochintegrierter Elektronik eine erhebliche Herausforderung dar. Aber auch in Hinblick auf personenbezogene Daten und kritische Infrastruktur gewinnt die vertrauenswürdige Elektronik zunehmend an Bedeutung.
Um Sicherheits- und Ausfallrisiken zu minimieren, sind Fehleranalysen und Qualitätsprüfungen Gebot der Stunde. Denn Platinen- und Bauteilausfälle während der Produktion oder im Feld führen für Unternehmen zu erheblichen Kosten, insbesondere bei notwendigen Rückrufaktionen. Für kleine und mittelständische Unternehmen, die über kein eigenes Analyselabor verfügen, bietet das Fraunhofer-Institut für Elektronische Mikrosysteme und Festkörper-Technologien EMFT eine breite Palette an Dienstleistungen an: von der Schadens- und Fehleranalyse über Qualitätssicherung und Zuverlässigkeitsbeurteilung, Fehleranalyse bis hin zu Authentizitätsprüfungen. Besonders relevant ist hierbei die Analyse sicherheitsrelevanter Bauteile. Neben langjähriger Erfahrung verfügt das Forschungsteam des Münchner Instituts über hochmoderne Labore und Geräte, die eine umfassende Analyse vom System- bis hin zum Chip- und Einzelkomponentenlevel ermöglichen.
Optimierung von Produkten und Prozessen
Auf Systemlevel bietet das Fraunhofer EMFT umfangreiche Charakterisierungsmethoden und Qualifikationsprüfungen an. Unter Laborbedingungen lassen sich physikalische Einflussgrößen simulieren und die Reaktion des Bauelements auf den jeweiligen Parameter alleine oder als Kollektiv ermitteln. Diese Tests helfen, Fertigungsfehler und Schwachstellen zu identifizieren sowie die Zuverlässigkeit und Lebensdauer von Modulen zu bewerten. Unterstützend kommen zerstörende und nicht-zerstörende Prüfverfahren zum Einsatz. Ziel ist eine zuverlässige und präzise Bewertung der Produkte im Einklang mit relevanten Normen wie etwa IPC, DIN und ESA. Die Kunden profitieren zudem von optimierten Produkten und Prozessen.
Bei Bedarf können weiterführende Untersuchungen auf Bauteilebene durchgeführt und individuelle Komponenten auf ihre Zuverlässigkeit hin geprüft werden. Ein spezieller Fokus liegt auf Originalitätsprüfungen und Fehleranalysen auf IC-Level sowie der Untersuchung möglicher IP-Verletzungen. Zudem betreibt das Fraunhofer EMFT seit 2019 ein nach CC-EAL6 zertifiziertes Sicherheitslabor zur Untersuchung sicherheitsrelevanter Bausteine.
Der Gerätepark erlaubt es, vollflächige, planare Präparationen jeder einzelnen Metalllage durchzuführen, die in einem IC verbaut ist. Dabei kann die planare Präparation sowohl von der IC-Vorderseite als auch von der Rückseite erfolgen, um die elektrische Funktionalität zu erhalten. Anschließende vollflächige und hochauflösende Chipscans jeder einzelnen Metalllage mit GDSII-Chip-Layout-Konversion ermöglichen es, Schaltungen auf mögliche IP-Verletzungen hin zu untersuchen oder eine potenzielle Manipulation der Schaltung zu prüfen. Mittels eines Scanner-Systems lassen sich die elektromagnetische Abstrahlung von Modulen messen oder auch Stressimpulse einzukoppeln, um die Empfindlichkeit gegenüber elektromagnetischer Einkopplung zu evaluieren.
Standard für höhere Präzision und Reproduzierbarkeit
Sollten zusätzliche physikalische Analysen erforderlich sein, bietet das Fraunhofer EMFT ESD-Belastungstests an. Das Institut ist seit über 30 Jahren führend in der Forschung und Anwendung von ESD-Technologien in der Mikroelektronik. Das Kompetenzportfolio umfasst die effiziente Lösung von akuten Problemen, die Qualifikation von Bauelementen mit spezifischen Anforderungen bis hin zur Entwicklung zuverlässiger ESD-Schutzkomponenten für Schaltungen und Systeme. Hierbei werden sowohl standardisierte als auch neu entwickelte Testmethoden angewendet.
Ein innovatives, am Fraunhofer EMFT entwickeltes Verfahren ist das „Capacitively Coupled Transmission Line Pulsing“ (CC-TLP), welches eine höhere Genauigkeit und Reproduzierbarkeit als herkömmliche Charged Device Model (CDM) - Tests bietet. Ebenso können damit Schaltungen direkt auf dem Wafer getestet werden, sodass Schwächen im ESD-Schutz frühzeitig erkannt werden können. Die CC-TLP-Methode trägt damit auch dazu bei, die „time-to-market“ für zukünftige Produkte deutlich zu verkürzen. Im Oktober 2022 wurde CC-TLP durch die internationale ESD Association als ein standardisiertes Verfahren für ESD-Tests unter ANSI/ESD SP5.3.4-2022 veröffentlicht.
One stop shop für Analyse und Test
Mit diesem umfassenden Portfolio hat sich das Fraunhofer EMFT als „one stop shop“ für Dienstleistungen im Bereich Analyse und Test etabliert. Durch die enge Verzahnung zu den Forschungsaktivitäten des Instituts im Bereich der vertrauenswürdigen Elektronik lassen sich zudem auch für weiterführende Herausforderungen und Fragestellungen kundenspezifische Lösungsansätze entwickeln.
Bilder: Fraunhofer EMFT/Bernd Müller
80686 München
DEUTSCHLAND
emft.fraunhofer de
